نقشه راه سخت‌افزار هوش مصنوعی: از Blackwell تا Vera Rubin

در خرداد ۱۴۰۵، دنیای سخت‌افزار هوش مصنوعی از مرحله «تب‌وتاب آموزش مدل‌ها» عبور کرده و وارد عصر بهینه‌سازی برای استدلال (Inference Optimization) شده است. معماری Blackwell (سری B200) همچنان ستون فقرات اغلب دیتاسنترهای هوش مصنوعی جهان است، اما انویدیا با نقشه‌راه Vera Rubin قواعد بازی را برای سال‌های ۲۰۲۶ و ۲۰۲۷ از نو نوشته است. در این تحلیل عمیق و به‌روزشده، کالبدشکافی معماری Rubin، نقش حافظه‌های HBM4 در فروریختن «دیوار حافظه»، اقتصاد استنتاج و تحول دیتاسنترهای گیگاواتی را بررسی می‌کنیم.

۱. منطق نقشه‌راه یک‌ساله: از Ampere تا Rubin

برای درک جایگاه Rubin باید به ریتم تاریخی انویدیا نگاه کنیم: Ampere در ۲۰۲۰، Hopper در ۲۰۲۲ و Blackwell در ۲۰۲۴ عرضه شدند؛ یعنی یک چرخه دوساله. اما از سال ۲۰۲۴ به بعد، جنسن هوانگ رسماً اعلام کرد که شرکت به آهنگ عرضه سالانه (Annual Cadence) سوییچ می‌کند: Blackwell Ultra به‌عنوان پل میانی، سپس Rubin در ۲۰۲۶ و Rubin Ultra در ۲۰۲۷. این فشردگی زمانی یک پیام روشن دارد: رقابت در هوش مصنوعی دیگر با چرخه‌های سنتی طراحی تراشه قابل مدیریت نیست.

دلیل این شتاب، تغییر ماهیت بارِ کاری است. در دوره Hopper، تقریباً تمام ظرفیت GPUها صرف آموزش (Training) مدل‌های پایه می‌شد. اما با فراگیر شدن مدل‌های استدلالی (Reasoning Models) که پیش از پاسخ نهایی، زنجیره‌های طولانی فکر تولید می‌کنند، حجم توکن‌های تولیدی در فاز استنتاج ده‌ها برابر شده است. به بیان ساده، اقتصاد هوش مصنوعی از «یک بار آموزش بده» به «میلیاردها بار فکر کن» تغییر کرده و سخت‌افزار باید برای همین سناریو بهینه شود.

نام‌گذاری نسل جدید هم بی‌دلیل نیست: ورا روبین (Vera Rubin) ستاره‌شناسی بود که وجود ماده تاریک را با اندازه‌گیری چرخش کهکشان‌ها اثبات کرد. انویدیا با این انتخاب می‌خواهد بگوید نسل جدید تراشه‌ها برای کشف «ناشناخته‌ها» ساخته شده‌اند — مدل‌هایی که هنوز معماری‌شان نهایی نشده است.

۲. کالبدشکافی R100: چیپلت، فرآیند N3 و بسته‌بندی CoWoS-L

تراشه R100 (Rubin) با فرآیند ۳ نانومتری (N3) شرکت TSMC تولید می‌شود و از بسته‌بندی پیشرفته CoWoS-L (Chip-on-Wafer-on-Substrate با اینترپوزر محلی) بهره می‌برد. مانند Blackwell، طراحی Rubin بر پایه اتصال چند قالب سیلیکونی (Die) در ابعاد نزدیک به حد رتیکل است؛ رویکردی که به آن معماری چیپلت (Chiplet) می‌گویند. وقتی یک قالب یکپارچه دیگر نمی‌تواند بزرگ‌تر شود، تنها راه افزایش ترانزیستور، دوختن چند قالب به هم با اتصالات فوق‌پرسرعت است.

تفاوت اصلی Rubin با نسل‌های قبلی، تمرکز بر «بهره‌وری به ازای هر وات» (Performance per Watt) است. در حالی که رک‌های نسل Blackwell با مصرف حدود ۱۲۰ کیلووات، زیرساخت برق و خنک‌سازی دیتاسنترها را به چالش کشیده بودند، Rubin با واحدهای محاسباتی بهینه‌شده برای مدل‌های MoE (Mixture-of-Experts) و فرمت‌های عددی کم‌دقت مانند FP4، توان محاسباتی مؤثر را تقریباً دو برابر کرده و مصرف انرژی به ازای هر توکن را به‌طور محسوس کاهش داده است.

پشتیبانی سخت‌افزاری از محاسبات کم‌دقت (Low-Precision Computing) نکته‌ای است که اغلب نادیده گرفته می‌شود. وقتی وزن‌های مدل به جای ۱۶ بیت با ۴ بیت ذخیره و ضرب می‌شوند، هم پهنای باند مصرفی یک‌چهارم می‌شود و هم انرژی هر عملیات به شکل چشمگیری پایین می‌آید — بدون افت معنادار کیفیت، به شرط آنکه کوانتیزاسیون (Quantization) با مقیاس‌بندی دقیق بلوکی انجام شود. Rubin این مقیاس‌بندی را در سطح سخت‌افزار انجام می‌دهد، نه نرم‌افزار.

۳. HBM4 و فروریختن دیوار حافظه

برای دهه‌ها، قدرت پردازنده‌ها سریع‌تر از پهنای باند حافظه رشد کرد؛ پدیده‌ای که به آن دیوار حافظه (Memory Wall) می‌گویند. در معماری فون نویمان، هسته‌های محاسباتی هرچقدر هم سریع باشند، اگر داده به‌موقع از حافظه نرسد بیکار می‌مانند. در مدل‌های زبانی بزرگ، این مشکل در فاز تولید توکن (Decode) به اوج می‌رسد: برای تولید هر توکن، باید کل وزن‌های فعال مدل از حافظه خوانده شود.

پاسخ صنعت، نسل چهارم حافظه با پهنای باند بالا یعنی HBM4 است. این استاندارد، عرض رابط حافظه را از ۱۰۲۴ بیت در HBM3 به ۲۰۴۸ بیت دو برابر کرده و هر پشته (Stack) آن پهنای باندی بیش از ۲ ترابایت بر ثانیه فراهم می‌کند. با کنار هم نشستن چندین پشته در کنار قالب پردازنده، پهنای باند تجمیعی هر GPU به ده‌ها ترابایت بر ثانیه می‌رسد. تکنولوژی پشته‌سازی عمودی (Vertical Stacking) با لایه‌های ۱۲ و ۱۶ طبقه، ظرفیت هر پشته را نیز بالا برده است؛ موضوعی که برای نگهداری کش KV (KV Cache) در مکالمات با پنجره متنی طولانی حیاتی است.

نوآوری دیگر HBM4، سفارشی‌سازی قالب پایه (Base Die) است: لایه زیرین پشته حافظه که پیش‌تر فقط نقش رابط داشت، اکنون می‌تواند منطق اختصاصی مشتری را در خود جای دهد. این یعنی بخشی از پیش‌پردازش داده، مستقیماً «داخل حافظه» انجام می‌شود و قدمی است به سوی رایانش در حافظه (Processing-in-Memory).

«دیوار حافظه (Memory Wall) بزرگترین دشمن هوش مصنوعی در دهه گذشته بود. ما در سال ۱۴۰۵ با معرفی Rubin و حافظه‌های HBM4، این دیوار را نه تنها سوراخ، بلکه به کلی ویران کردیم. آینده هوش مصنوعی دیگر محدود به سرعت جابجایی داده‌ها نیست؛ ما به سرعتِ فکر کردن نزدیک شده‌ایم.» – گزارش سالانه NVIDIA, ۲۰۲۶

در نمودار تعاملی زیر، نقشه راه تراشه‌های انویدیا از Ampere تا Rubin و تغییر نسبت قدرت پردازشی به پهنای باند حافظه را مشاهده می‌کنید.

۴. تراشه Vera: ارکستراتورِ کنار دستِ Rubin

انویدیا در کنار GPUهای Rubin، نسل جدید پردازنده مرکزی خود با نام Vera را معرفی کرده است؛ جانشین مستقیم پردازنده Grace. ورا با ده‌ها هسته سفارشی مبتنی بر معماری ARM طراحی شده و از طریق اتصال NVLink-C2C با پهنای باند بسیار بالا، حافظه‌ای منسجم (Coherent) با GPU به اشتراک می‌گذارد. نتیجه، یک ابرتراشه واحد است که در آن CPU و GPU بدون کپی‌های اضافی داده، روی یک فضای آدرس مشترک کار می‌کنند.

نقش Vera فقط «میزبانی» نیست. در بارهای کاری عامل‌محور (Agentic Workloads)، وظایفی مانند مدیریت کانتکست‌های طولانی، آماده‌سازی داده، توکنایز کردن ورودی‌ها و تخلیه بخش سرد کش KV به حافظه سیستم، همگی به CPU سپرده می‌شوند تا GPU صرفاً روی ضرب ماتریس‌ها متمرکز بماند. این تقسیم کار، بهره‌وری کل سیستم را بدون افزودن GPU بیشتر، بالا می‌برد.

۵. شبکه: NVLink، مس و وعده نور

قدرت واقعی نسل جدید نه در یک تراشه، بلکه در مقیاس رک (Rack-Scale) تعریف می‌شود. در پیکربندی‌هایی مانند NVL72، ده‌ها GPU از طریق سوییچ‌های NVLink چنان به هم متصل می‌شوند که از دید نرم‌افزار، یک GPU غول‌پیکر واحد دیده می‌شوند. نکته جالب اینکه در این فاصله‌های کوتاه، هنوز مس (Copper Backplane) بر فیبر نوری برتری دارد: ارزان‌تر، کم‌مصرف‌تر و بدون نیاز به تبدیل الکتریکی-نوری.

اما برای اتصال رک‌ها به یکدیگر در ابعاد ده‌ها هزار GPU، اپتیک هم‌بسته (Co-Packaged Optics) در حال تبدیل شدن به استاندارد است؛ فناوری‌ای که فرستنده-گیرنده نوری را مستقیماً کنار قالب سوییچ می‌نشاند و مصرف انرژی شبکه را نسبت به ماژول‌های قابل‌تعویض سنتی به شکل محسوسی کاهش می‌دهد. ترافیک شرقی-غربی (East-West) دیتاسنترهای هوش مصنوعی اکنون چنان سنگین است که شبکه، خود به یکی از سه مصرف‌کننده اصلی انرژی تبدیل شده است.

۶. اقتصاد استنتاج: قیمت هر توکن، شاخص جدید قدرت

برای درک رقابت سخت‌افزاری ۲۰۲۶ باید زبان مالی آن را فهمید: هزینه به ازای هر میلیون توکن (Cost per Million Tokens). استنتاج دو فاز کاملاً متفاوت دارد. فاز پیش‌پر کردن (Prefill) که کل پرامپت ورودی را یک‌جا پردازش می‌کند، محاسبه‌محور است و از فلاپس بالا سود می‌برد. فاز تولید (Decode) که توکن‌ها را یکی‌یکی می‌سازد، حافظه‌محور است و گروگانِ پهنای باند HBM.

معماری‌های MoE این معادله را پیچیده‌تر کرده‌اند: مدلی با صدها میلیارد پارامتر ممکن است در هر توکن فقط کسری از پارامترها را فعال کند، اما همه وزن‌ها باید در حافظه مقیم باشند. به همین دلیل ظرفیت HBM به اندازه پهنای باند آن اهمیت یافته است. تکنیک‌هایی مانند رمزگشایی حدسی (Speculative Decoding) — که یک مدل کوچک پیش‌نویس می‌زند و مدل بزرگ فقط تأیید می‌کند — و بچینگ پیوسته (Continuous Batching) نیز بهره‌وری هر GPU را چند برابر کرده‌اند.

برآیند این بهینه‌سازی‌ها روندی روشن است: هزینه استنتاجِ یک سطح ثابت از هوشمندی، سال به سال با شیب تند سقوط می‌کند. همین سقوط قیمت است که اجرای عامل‌های هوشمند مداوم — که در پس‌زمینه ساعت‌ها فکر می‌کنند — را از نظر اقتصادی ممکن کرده است.

۷. رقبا: از AMD تا تراشه‌های اختصاصی ابرشرکت‌ها

انحصار انویدیا مطلق نیست. AMD با سری Instinct MI و ظرفیت حافظه بالاتر در هر کارت، جای پای محکمی در استنتاج مدل‌های بزرگ باز کرده و اکوسیستم نرم‌افزاری ROCm بالاخره به بلوغ عملیاتی رسیده است. غول‌های ابری نیز تراشه‌های اختصاصی خود را گسترش داده‌اند: TPU گوگل برای آموزش و استنتاج داخلی، Trainium آمازون برای کاهش وابستگی AWS به انویدیا، و طرح‌های سفارشی متا و مایکروسافت برای بارهای کاری پیش‌بینی‌پذیر.

جریان سوم، استارتاپ‌های معماری‌های غیرمتعارف‌اند. Groq با تراشه LPU خود کل وزن‌ها را در حافظه فوق‌سریع SRAM روی تراشه نگه می‌دارد و با زمان‌بندی قطعی (Deterministic Scheduling) به تأخیر بسیار پایین در تولید توکن می‌رسد. Cerebras مسیر رادیکال‌تری رفته و با تراشه در مقیاس ویفر (Wafer-Scale Engine)، عملاً یک ویفر کامل سیلیکونی را به یک پردازنده واحد تبدیل کرده است. این معماری‌های «بدون رفت‌وآمد به DRAM» در سناریوهای استنتاج کم‌تأخیر، سهم بازار قابل توجهی از انویدیا گرفته‌اند.

۸. RISC-V و حاکمیت سیلیکونی

در لایه پردازنده‌های کنترلی و NPUهای لبه، معماری متن‌باز RISC-V به بلوغ تجاری رسیده است. برای چین که با محدودیت‌های صادراتی روبه‌روست و برای اروپا که به دنبال حاکمیت فناورانه (Technological Sovereignty) است، RISC-V یک مزیت راهبردی دارد: بدون لایسنس آمریکایی یا بریتانیایی قابل توسعه است. شرکت‌های متعددی هسته‌های برداری RISC-V با افزونه‌های ماتریسی اختصاصی برای استنتاج لبه‌ای عرضه کرده‌اند و این معماری در شتاب‌دهنده‌های خودرو، دوربین‌های هوشمند و گجت‌های مصرفی نفوذ جدی کرده است.

۹. دیوار جدید: انرژی، نه ترانزیستور

اگر دیوار حافظه در حال فروریختن است، دیوار تازه‌ای قد علم کرده: انرژی. رک‌های نسل Blackwell به ۱۲۰ کیلووات رسیدند و نقشه‌راه Rubin Ultra از رک‌هایی با مصرف چند صد کیلووات سخن می‌گوید — یعنی برق یک محله مسکونی در چند مترمربع. خنک‌سازی هوایی در این تراکم بی‌معناست؛ خنک‌سازی مایع مستقیم (Direct-to-Chip Liquid Cooling) اکنون پیش‌فرض طراحی است و خنک‌سازی غوطه‌وری (Immersion Cooling) برای نسل بعد آزمایش می‌شود.

در مقیاس کلان، ابرشرکت‌ها برای کمپ‌های محاسباتی گیگاواتی قراردادهای بلندمدت برق امضا می‌کنند و حتی به سراغ راکتورهای ماژولار کوچک هسته‌ای (SMR) رفته‌اند. در چنین فضایی، شاخص نهایی موفقیت یک معماری دیگر فلاپس نیست؛ توکن بر ژول (Tokens per Joule) است. هر معماری که هوش بیشتری از هر وات بیرون بکشد، برنده دهه آینده خواهد بود.

مقایسه نسل‌های تراشه هوش مصنوعی انویدیا: از Ampere تا Rubin Ultra

انویدیا در پنج سال گذشته با شتابی بی‌سابقه، چهار نسل از شتاب‌دهنده‌های دیتاسنتری خود را عرضه کرده است. هر نسل نه تنها ترانزیستورهای بیشتر و فرکانس بالاتری دارد، بلکه فلسفه طراحی آن نیز متناسب با نیازهای روز صنعت هوش مصنوعی تغییر کرده است. از Ampere که تمرکزش بر آموزش مدل‌های پایه بود تا Rubin که برای عصر استنتاج و مدل‌های استدلالی بهینه‌سازی شده، مسیر تکامل سخت‌افزار هوش مصنوعی را می‌توان در همین جدول خلاصه کرد.

در حالی که افزایش فرکانس هسته‌ها به تنهایی دیگر پاسخگوی نیاز مدل‌های امروزی نیست، انویدیا با سه محور اصلی پیش رفته است: کوچک‌تر شدن فرآیند ساخت از ۷ به ۳ نانومتر، جهش پهنای باند حافظه از HBM2e به HBM4، و تغییر تمرکز طراحی از فلاپس خام به بهره‌وری انرژی. جدول زیر این تحول را در قالب مشخصات کلیدی پنج نسل اخیر نشان می‌دهد.

آنچه در این جدول برجسته است نه فقط رشد عددی مشخصات فنی، بلکه تغییر پارادایم در فلسفه طراحی است. در نسل Ampere و Hopper، هدف «بیشترین توان محاسباتی ممکن» بود، اما از Blackwell به بعد، «هزینه هر توکن» و «توکن بر ژول» به شاخص‌های اصلی تبدیل شده‌اند. این تغییر نشان می‌دهد که صنعت از دوران «هرچه بزرگ‌تر، بهتر» به دوران «هرچه بهینه‌تر، هوشمندتر» وارد شده است و Rubin نقطه عطف این گذار محسوب می‌شود.

نتیجه‌گیری: سیلیکون در خدمتِ نیت

نقشه راه سخت‌افزار در سال ۱۴۰۵ نشان می‌دهد که ما از دوران «سخت‌افزار همه‌منظوره» به دوران «سخت‌افزار نیت‌محور» وارد شده‌ایم: تراشه‌هایی که از فرمت عددی تا توپولوژی شبکه، حول یک هدف مشخص — اجرای ارزان و سریع استدلال ماشینی — طراحی می‌شوند. Rubin، Vera، HBM4 و رقبای نامتعارفشان تنها قطعات الکترونیکی نیستند؛ بسترهای فیزیکی‌ای هستند که اجازه می‌دهند هوش مصنوعی از یک ابزار دیجیتال به یک همکار زمان-واقعی تبدیل شود.

سه شاخص را برای رصد ادامه این مسیر به خاطر بسپارید: نسبت بایت بر فلاپ، هزینه هر میلیون توکن و توکن بر ژول. هر جهش بعدی صنعت، خود را ابتدا در همین سه عدد نشان خواهد داد. تکناو شما را در جریان هر پالس الکتریکی این مسیر قرار خواهد داد.